Altera公司日前演示了使用FPGA的浮點DSP新設(shè)計流程，這是業(yè)界第一款基于模型的浮點設(shè)計工具，支持在FPGA中實現(xiàn)復(fù)數(shù)浮點DSP算法。伯克萊設(shè)計技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進行的獨立分析驗證了能夠在Altera 的Stratix 和Arria FPGA系列中簡單方便的高效實現(xiàn)高性能浮點DSP設(shè)計。

　　Altera浮點DSP設(shè)計流程包括集成在DSP Builder高級模塊庫中的Altera浮點DSP編譯器、Quartus II RTL工具鏈、ModelSim仿真器，以及MathWorks MATLAB和Simulink工具，簡化了FPGA的DSP算法實現(xiàn)過程。浮點設(shè)計流程結(jié)合并集成了算法模型和仿真、RTL產(chǎn)生、綜合、布局布線以及設(shè)計驗證級等。通過功能集成，在算法級和FPGA級實現(xiàn)了快速開發(fā)和設(shè)計空間管理，最終減少了在設(shè)計上的投入。

　　Altera產(chǎn)品和企業(yè)市場副總裁Vince Hu評論說：“使用Altera高級DSP基于模型的流程，與基于HDL的傳統(tǒng)設(shè)計相比，設(shè)計人員能夠更高效迅速的實現(xiàn)并驗證復(fù)數(shù)浮點算法。在高層對算法進行建模并調(diào)試后，很容易面向所有Altera FPGA對設(shè)計進行綜合。”

　　Altera新的設(shè)計流程適用于解決要求較高的線性代數(shù)問題，這類問題一般需要浮點提供的動態(tài)范圍。BDTI測試了可參數(shù)賦值的浮點矩陣求逆設(shè)計。矩陣求逆是雷達系統(tǒng)、MIMO無線系統(tǒng)以及醫(yī)療成像和很多其他DSP應(yīng)用所使用的代表性處理功能。

　　在評估Altera的浮點設(shè)計流程時，獨立技術(shù)分析公司BDTI認為：“浮點編譯器并沒有構(gòu)建由基本浮點算子組成的數(shù)據(jù)通路，而是產(chǎn)生融合數(shù)據(jù)通路，在一個函數(shù)或者數(shù)據(jù)通路中組合了基本算子。這樣，避免了傳統(tǒng)浮點FPGA設(shè)計中的重復(fù)表示。” BDTI結(jié)論：“采用融合數(shù)據(jù)通路方法，與以前相比，實現(xiàn)的復(fù)數(shù)浮點數(shù)據(jù)通路性能更好，效率更高。”